硬件描述语言篇之硬件描述语言Verilog、简单testbench编写和Verilog HDL代码规范
| 网友 |
问题 |
日期 |
| 【问】0606qq丫头 |
有个问题很疑惑，就是Verilog语言和VHDL语言是同一种语言吗？如果不是的话它们之间的区别和联系是什么呢？ |
2014-04-22 08:40:01 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】xqh518 |
还没接触过，暂时提不出什么问题来。听了讲再问。老师辛苦了。 |
2014-04-21 23:19:57 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】jwdxu2009 |
性价比如何 |
2014-04-21 22:40:32 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】qq416296378 |
前几节课没有看 直接听着 这个能听懂吗？ |
2014-04-20 23:15:08 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】yfqeepw |
VHDL语言和verilog有何区别，你选择verilog语言是学习的习惯还是verilog有某方面的经验。 |
2014-04-18 20:33:32 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】jwdxu2009 |
能否边试用边学习 |
2014-04-17 23:02:19 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】chainiao1 |
阻塞语句和非阻塞语句有什么区别，一直没搞懂？ |
2014-03-30 21:57:11 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
