时钟的基本原理
| 网友 |
问题 |
日期 |
| 【问】qqjiaqq001 |
晶振如何确定和把握晶振误差 |
2017-10-24 10:27:52 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】xqh518 |
晶振是时钟系统的主要部件，设计时钟系统时如何确定所用的晶振？谢谢。 |
2017-10-22 22:07:51 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】guizhou112115 |
时钟晶振对电流的消耗是如何计算的？ |
2017-10-19 08:09:19 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】brave2013 |
如何确保时钟的准确性，以及在不同环境下的准确性？ |
2017-10-17 09:15:10 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】zhujun74 |
时钟提供给处理器的主频指令节拍是如何确定的？如何确定时钟分频后的节拍是否稳定呢？ |
2017-10-17 08:52:08 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】panhero |
锁相环(PLL)、模拟PLL、数字PLL和直接数字频率合成都有哪些区别、特点？ |
2017-10-13 10:28:45 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】fishundersky |
采用温度补偿晶振给CPLD工作，但是温补晶振频率太低，几十MHz，而cpld希望工作在200MHz，但是cpld内部通常没有PLL，那么此时外部温补晶振+外部PLL的方式时候可行，且是最简洁的吗？pll此时会损失温补晶振的稳定度吗？谢谢 |
2017-10-13 10:07:19 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】allandt |
想问一下，无线通信系统中接收机，信号直接下变频所需的本振时钟是如何与接收信号的相位保持一致的呢？ |
2017-10-13 06:37:55 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】xinshousss |
从稳定性考虑，PLL设计的相位余量设计到多少合适？同时电流泵电流能否设置的比较小，比如0.05mA？ |
2017-10-12 14:58:30 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】0534114 |
时钟的精确度靠什么决定呢 |
2017-10-03 15:50:00 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】AK47online |
锁相环(PLL)、模拟PLL、数字PLL和直接数字频率合成，区别和应用场合 |
2017-09-22 11:44:01 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
