为您的下一个FPGA设计开启新的生产力时代
| 网友 |
问题 |
日期 |
| 【问】onelovert |
刚才讲的门控时钟优化降低功耗，是需要更改某个选项才能实现吗？还是只要用ise12会自动采用这种方式降低功耗？ |
2010-06-09 10:13:00 |
| 【答】 |
該問題會在稍後語音回答 |
|
| 【问】impw |
请问：能不能对配置存储器进行部分动态重配置？还是配置时，要整块擦除配置寄存器？ |
2010-06-09 10:13:00 |
| 【答】 |
該問題會在稍後語音回答 |
|
| 【问】xuliangseu |
能介绍一下FPGA Editor吗 |
2010-06-09 10:13:00 |
| 【答】 |
可以以图形的形式，打开设计最后布局布线的结果，网表（.ncd文件），并对结果再次进行修改 |
|
| 【问】watertree |
ISE中是否有查看内部memory内容的工具？ |
2010-06-09 10:13:00 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】denis22380978 |
貌似12版本特别优化了设计功耗 |
2010-06-09 10:13:00 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】wahahaabc |
这个功耗分析很不错
同意 |
2010-06-09 10:13:00 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】kingcatty |
ISE12可以用来开发cpld如coolrunner等吗？ |
2010-06-09 10:12:00 |
| 【答】 |
可以 |
|
| 【问】Jason_Zhang |
我在chipscope 11.5中使用Core Inserter插入时，发生错误ERROR:ChipScope: Unable to generate icon_pro.ngc，但是用HDL实例化ICON和ILA则没问题。在Xilinx官网解释为
Solution
This will occur when you have another Java based tool open such as Modelsim or PlanAhead. The issue is related to the |
2010-06-09 10:12:00 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】Jason_Zhang |
amount of contiguous memory available to java on your system. There are two possible workarounds:
1 - Close the other tool. This will deallocate memory and likely cause the CORE Generator/inserter java process to complete
2 - Switch to a 64-bit system |
2010-06-09 10:12:00 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】bili |
稳定性如何？ |
2010-06-09 10:12:00 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】mpegsoc |
请问在EDK中使用自定义IP核流程，其过程中生成的ISE工程和原来的EDK是怎样的联系关系？ |
2010-06-09 10:12:00 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】halibing |
8w怎么散热啊？ |
2010-06-09 10:12:00 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】Jason_Zhang |
请问ISE12套件中是否已经修正这个BUG了？谢谢 |
2010-06-09 10:12:00 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】onelovert |
刚才讲的门控时钟优化降低功耗，是需要更改某个选项才能实现吗？还是只要用ise12会自动采用这种方式降低功耗？ |
2010-06-09 10:11:00 |
| 【答】 |
该问题请等待稍后的语音回答 |
|
| 【问】KingGuo |
xilinx的ise及fpga对matlab的支持怎么样啊？ |
2010-06-09 10:11:00 |
| 【答】 |
需要System Generator工具，可以与MATLAB配合进行Xilinx FPGA的DSP设计开发 |
|
