为您的下一个FPGA设计开启新的生产力时代
| 网友 |
问题 |
日期 |
| 【问】cntszxb |
FPGA芯片怎么选型，选型时要考虑哪些因素？ |
2010-06-09 10:25:00 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】桃花山 |
赛灵思ISE12设计套件详细功能介绍资料有吗？ |
2010-06-09 10:24:00 |
| 【答】 |
该问题请等待稍后的语音回答 |
|
| 【问】yangxujun |
进行时序仿真时有延时吗？ |
2010-06-09 10:24:00 |
| 【答】 |
当然有，功能仿真才不考虑延时进去 |
|
| 【问】lingyun002 |
刚才提到的设计保存是否可以理解成跟altera的LogicLock功能相同还是更优呢？ |
2010-06-09 10:24:00 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】wahahaabc |
要实现video over ip ，在xilinx的参考设计中大概需要以下几个重要模块 |
2010-06-09 10:24:00 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】cntszxb |
ISE12设计套件可以支持所有的FPGA吗？ |
2010-06-09 10:23:00 |
| 【答】 |
該問題會在稍後語音回答 |
|
| 【问】virtex6 |
12.1综合和实施可以支持多线程吗？ |
2010-06-09 10:23:00 |
| 【答】 |
该问题请等待稍后的语音回答 |
|
| 【问】zqs0394 |
ise12.1在XP系统安装无法产生快捷方式为什么？ |
2010-06-09 10:23:00 |
| 【答】 |
这是因为中文操作系统的原因。请参看xilinx的问答记录35331：http://www.xilinx.com/support/answers/35331.htm。里面有个patch，安装后可以解决问题 |
|
| 【问】hustyc |
FPGA使用时，是否需要考虑延时的问题？还有其他的一些信号完整性问题，是否适用于常用经验设计规则？ |
2010-06-09 10:23:00 |
| 【答】 |
FPGA设计一般推荐同步设计，延时当然要考虑，但只要满足周期要求就可以；信号完整性问题，主要在板上，FPGA在这方面跟别的硬件板级设计要求差不多 |
|
| 【问】ezcui |
电源噪声和纹波是决定FPGA性能的关键因素，会影响信号完整度以及实现可靠、可重复系统设计的能力。请教专家：设计应用中该如何具体注重实施？谢谢！ |
2010-06-09 10:23:00 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】szyouer |
会不会改变时钟布局，对设计的时序有没有影响？ |
2010-06-09 10:22:00 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】yangxujun |
你们有免费的关于ISE12的中文资料吗？ |
2010-06-09 10:22:00 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】xuliangseu |
ISE12中为什么没有AccellDSP工具啊 |
2010-06-09 10:21:00 |
| 【答】 |
該問題會在稍後語音回答 |
|
| 【问】iamtj |
哪里可看到回放？ |
2010-06-09 10:21:00 |
| 【答】 |
会议结束后半小时内即可上线，同样的地址 |
|
| 【问】tp2006 |
会议可以语音提问么？ |
2010-06-09 10:21:00 |
| 【答】 |
抱歉不可以，可以语音回答 |
|
