ADI时钟： 优化和支持JESD204B接口
| 网友 |
问题 |
日期 |
| 【问】蒋洪涛 |
蛇形最好吧，对不 |
2016-01-19 10:41:24 |
| 【答】 |
蛇形线一般为了并行总线等长需要 |
|
| 【问】lingf |
时钟部分的电路印制板设计时需注意哪些方面？ |
2016-01-19 10:39:28 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】AK47online |
当从JESD204发射机输入至JESD204接收机输出的时间始终保持相同数目的时钟周期时，延迟可定义为确定性，那么在串行方案中，存在多个时钟域，是不是可能会影响确定性？ |
2016-01-19 10:37:30 |
| 【答】 |
通过sysref来同步，基本不会影响 |
|
| 【问】mengyun2801 |
在不同频率下的功耗不同吧? |
2016-01-19 10:36:58 |
| 【答】 |
是的 |
|
| 【问】amychenyang |
ADI在东莞可有点服务？ |
2016-01-19 10:36:58 |
| 【答】 |
请查看代理商的联系方式：http://www.analog.com/cn/about-adi/landing-pages/002/sales-and-distributors.html |
|
| 【问】amychenyang |
性价比如何，能试用吗 |
2016-01-19 10:36:48 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】amychenyang |
能详细解答一下关于JESD204B当中提及的“确定性延时（determine latency）”这一概念吗？我想知道如果没有确定性延时，ADC/DAC不同步会发生什么现象？谢谢 |
2016-01-19 10:36:33 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】ezcui |
9548最新型? |
2016-01-19 10:36:17 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】szyouer |
JESD204B与转换器接口应用中FPGA需要支持的收发器线路速率一般是多少? |
2016-01-19 10:36:08 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】amychenyang |
JESD204B提供的最大通道速率是多少？ |
2016-01-19 10:36:00 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】amychenyang |
FPGA对于JESD204B需要多少速度？ |
2016-01-19 10:35:50 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】texell |
$12.75这个应该是参考价格吧 |
2016-01-19 10:35:34 |
| 【答】 |
是的，具体需要与我们的代理商联系 |
|
| 【问】abgh668 |
JESD204B接口是采用嵌入式时钟来进行高速串行数据传输吗？ |
2016-01-19 10:35:22 |
| 【答】 |
是的，接口内部的PLL将参考时钟倍频到串行数据对应的速率，但这个时钟跟模拟采样时钟是不同的 |
|
| 【问】jackchong |
HMC7044评估套件的图形化配置软件是否开放下载？还是需要付费使用？? |
2016-01-19 10:34:25 |
| 【答】 |
开放下载 |
|
| 【问】mzb2012 |
HMC7044 片内稳压器提供稳压，电源抑制比有多大？ |
2016-01-19 10:34:15 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
