ADI时钟： 优化和支持JESD204B接口
| 网友 |
问题 |
日期 |
| 【问】lvmei |
这个接口的最大传输速率是多少? |
2016-01-19 10:25:28 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】AK47online |
JESD204B中支持三个速度等级， 还没弄明白，这三个速度等级是否有规范和速度范围划分，是多少？ |
2016-01-19 10:25:20 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】红叶 |
请问AD9528芯片的分辨精度是多少？? |
2016-01-19 10:24:44 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】eyesee |
对于布线时其时钟是否有特殊的要求 |
2016-01-19 10:24:44 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】tarzar |
内部集成的VCO来分频产生时钟信号相位噪声会变差吧 |
2016-01-19 10:24:32 |
| 【答】 |
AD9528和HMC7044都是采用两级环路的结构，第一级环路通过VCXO实现好的性能，第二季环路VCO用来做上变频转换 |
|
| 【问】amychenyang |
如何延长系统中的JESD204B链路，并仍能保持数据完整性？ |
2016-01-19 10:24:01 |
| 【答】 |
204B是数字接口，按照一般高速串行链路要求进行设计即可 |
|
| 【问】AK47online |
数据加扰器和解扰器是属于物理层里的哪几层之间啊？ 传输层和链路层？ |
2016-01-19 10:23:51 |
| 【答】 |
通常来说应该是物料层中的编码子层 |
|
| 【问】红叶 |
AD9528芯片外置VCXO的精度如果略弱，芯片内部的VCO能否进行校正及改善？? |
2016-01-19 10:23:44 |
| 【答】 |
时钟芯片锁定后，输出精度都是跟踪到参考输入的 |
|
| 【问】mzlr |
时钟频率是否可以自行调节,可调节的频率范围? |
2016-01-19 10:23:41 |
| 【答】 |
可以通过SPI管理接口调节输出时钟频率，需要视具体的配置来确定范围 |
|
| 【问】captainzhang |
AD9528芯片有14路输出，最大可达1.25GHz，请问是每路都能达到1.25GHz吗？? |
2016-01-19 10:23:30 |
| 【答】 |
只有2路能达到1.25GHZ，剩下的可以达到1GHZ |
|
| 【问】amychenyang |
JESD204B接口对系统参考信号（SYSREF）有哪些规定？ |
2016-01-19 10:23:29 |
| 【答】 |
这个问题暂时没有人回答呦！ |
|
| 【问】muzhen2000 |
AD9528芯片采用0.18微米CMOS技术带来了哪些好处？? |
2016-01-19 10:22:50 |
| 【答】 |
采用成熟的技术可以降低芯片成本，降低成本以及提供稳定可靠的性能 |
|
| 【问】2007zoz |
AD9528芯片外置VCXO在性能与布线上面有什么特别的要求吗？? |
2016-01-19 10:22:29 |
| 【答】 |
VCXO性能会一定程度上影响AD9528的输出性能，VCXO的电源要重点考虑，布线上没有额外特别要求，按照一般的设计规则即可 |
|
| 【问】szyouer |
有了 JESD204B还需要使用数据接口时钟吗? |
2016-01-19 10:22:17 |
| 【答】 |
需要204B接口的参考时钟 |
|
| 【问】zxzzy2009 |
AD9528芯片集成内VCO的作用是什么啊？? |
2016-01-19 10:22:05 |
| 【答】 |
主要完成上变频的频率转换 |
|
