高速系统的频率合成和时钟产生
| 网友 |
问题 |
日期 |
| 【问】aaanyone |
DDS频率能够精确到多少 |
2013-10-15 11:10:25 |
| 【答】 |
您好！与频率调谐字位宽有关。 |
|
| 【问】李不晓得 |
您好,请问ADPLL中实现零点几Hz的环路带宽时，这么小的带宽对DCO/NCO的噪声抑制是不是基本没什么作用啊？那么DCO/NCO是怎样实现的 |
2013-10-15 11:09:55 |
| 【答】 |
您好！窄的环路带宽可以滤除更多噪声。 |
|
| 【问】junge20081987 |
能不能输出方波？ |
2013-10-15 11:08:42 |
| 【答】 |
您好！时钟芯片输出的是时钟方波信号。 |
|
| 【问】haobo |
您好,请问ADPLL中实现零点几Hz的环路带宽时，这么小的带宽对DCO/NCO的噪声抑制是不是基本没什么作用啊？吗么DCO/NCO是怎样实现的 |
2013-10-15 11:07:38 |
| 【答】 |
您好！NCO为数控频率源，不具有传统的模拟噪声。并且研讨会中提到的AD955X和AD954X系列产品已经集成了NCO，不再需要外部NCO。 |
|
| 【问】zengmengquan |
AD9854的价格几何 |
2013-10-15 11:05:42 |
| 【答】 |
参考价格是20几美金，具体请咨询代理商http://www.analog.com/zh/corporate/sales-and-distributors/content/sales-and-distributors/fca.html |
|
| 【问】zcx83 |
能留个邮箱吗,有很多DDS的问题想请教一下 |
2013-10-15 11:05:09 |
| 【答】 |
china.support@analog.com你有任何问题可以发到这个邮箱进行咨询 |
|
| 【问】lingf |
ADC的采样时钟一般有什么要求？从晶振出来的需要加缓冲或驱动吗？ |
2013-10-15 11:04:14 |
| 【答】 |
您好！主要需要考虑驱动能力和抖动性能。加缓冲驱动器主要是为了增加驱动能力，并且可以提高始终信号压摆率。 |
|
| 【问】maojoujou |
怎么买啊 |
2013-10-15 11:04:11 |
| 【答】 |
与我们的代理商联系购买：http://www.analog.com/zh/corporate/sales-and-distributors/content/sales-and-distributors/fca.html |
|
| 【问】yaqiang |
开发板质量怎么样 |
2013-10-15 11:03:49 |
| 【答】 |
您好！ADI评估板可以对产品性能进行良好评估。 |
|
| 【问】maojoujou |
当时的PLL 的分频N怎么可以是小数,难道是数字位吗 |
2013-10-15 11:03:44 |
| 【答】 |
您好！其实分频器都是由数字计数器实现的，具体可以登陆ADI官网观看锁相环基础知识视频。 |
|
| 【问】ohcrystal |
如果要获得一个时钟频率,在分频和倍频都能满足的条件下,优选哪个? |
2013-10-15 11:02:11 |
| 【答】 |
您好！主要考虑时钟抖动和频谱纯度等指标。 |
|
| 【问】ptwang |
如何提高鉴相频率 |
2013-10-15 11:00:39 |
| 【答】 |
您好！通常可以通过使用高频率参考源和低R分频数实现。 |
|
| 【问】zcx83 |
时钟传输怎么匹配 |
2013-10-15 11:00:12 |
| 【答】 |
您好！具体要看时钟信号的形式。 |
|
| 【问】junge20081987 |
什么决定了系统的高速，是晶振还是处理数据的速度？ |
2013-10-15 10:59:52 |
| 【答】 |
您好！对于器件的高速需要考虑的处理能力；系统的高速需要注意的时钟；PCB布板布线主要是接口速率。 |
|
| 【问】candylakers |
CPLD做DDS，与dds芯片有哪些利弊 |
2013-10-15 10:59:21 |
| 【答】 |
您好！主要需要考虑CPLD的响应速度和实际需要产生的频率。 |
|
