高速系统的频率合成和时钟产生
网友 |
问题 |
日期 |
【问】eepwld |
如此复杂的计算流程,怎么保证不出错? |
2013-10-15 10:33:30 |
【答】 |
您好!只要模型和算法是正确的,计算不是问题的 |
|
【问】zlscom |
请问你们产品的稳定性高吗? |
2013-10-15 10:33:14 |
【答】 |
稳定性很高,广泛应用于产品中。 |
|
【问】hjf2002 |
和9854相同吗?? |
2013-10-15 10:32:49 |
【答】 |
AD9854是一个高速DDS芯片,您是想和什么芯片作比较? |
|
【问】ohcrystal |
有没有EMC分析图啊 |
2013-10-15 10:32:42 |
【答】 |
您好!目前还不能提供EMC |
|
【问】aaanyone |
应用的范围不一样吧? |
2013-10-15 10:31:57 |
【答】 |
您好!DDS和PLL输出频率范围不同。 |
|
【问】阳光部落 |
通过什么渠道购买? |
2013-10-15 10:31:34 |
【答】 |
可以联系ADI授权代理商:http://www.analog.com/zh/corporate/sales-and-distributors/content/sales-and-distributors/fca.html |
|
【问】buaazyj |
既然有了DDS,为什么还需要PLL? |
2013-10-15 10:31:26 |
【答】 |
您好!DDS输出频率范围不大,PLL输出频率范围可到十几GHz |
|
【问】jslz |
在噪声存在时,表现得怎么样 |
2013-10-15 10:31:07 |
【答】 |
您好!具体看多大噪声,噪声是哪儿来的。 |
|
【问】yaqiang |
成本多高? |
2013-10-15 10:30:15 |
【答】 |
您好!具体的成本与用量相关,您需要和代理商商议。 |
|
【问】yaqiang |
DDS系统和其他系统优势在哪里? |
2013-10-15 10:30:08 |
【答】 |
首先,DDS具有极高的频率精度,例如AD9910,系统时钟为1GHz时,频率精度约为0.23Hz,用锁相环是很难实现这样的频率间隔的;第二,DDS具有非常好的频率灵活性,数字控制频率输出;第三,DDS具有扫频能力,并且有极快的跳频速度,例如AD9910的最短跳频时间为4ns,而锁相环变频时需要重新锁定,锁定时间通常为几十us至百us限制了其调频速度。第四,DDS可以进行频率、幅度和相位调制,改变频率输出时相位能保持连续。 |
|
【问】含情脉脉 |
输出最大频率多少? |
2013-10-15 10:29:58 |
【答】 |
您好!相关芯片输出的频率范围可以在数据手册上查询。 |
|
【问】mzlr |
你好,既然有了DDS,为什么还需要PLL? |
2013-10-15 10:29:20 |
【答】 |
PLL可以合成的频率更高,1GHz主频的DDS输出频率最高400MHz,而PLL的频率可以从几十MHz到十几GHz甚至几十GHz。 |
|
【问】a3102397 |
PLL的性能是不是要比DDS的好一些?它们哪些地方不一样 |
2013-10-15 10:29:09 |
【答】 |
基本的频率合成方法有直接数字频率合成和锁相环频率合成。首先,DDS具有极高的频率精度,例如AD9910,系统时钟为1GHz时,频率精度约为0.23Hz,用锁相环是很难实现这样的频率间隔的;第二,DDS具有非常好的频率灵活性,数字控制频率输出;第三,DDS具有扫频能力,并且有极快的跳频速度,例如AD9910的最短跳频时间为4ns,而锁相环变频时需要重新锁定,锁定时间通常为几十us至百us限制了其调频速度。但是,DDS输出频率不高,在1GHz的时钟时,最大输出400MHz左右的正弦波,而锁相环合成的频率很广 |
|
【问】往事 |
时钟频率的范围大概是多少 |
2013-10-15 10:28:46 |
【答】 |
您好!常用的几十MHz到几GHz |
|
【问】含情脉脉 |
主要应用领域是什么 |
2013-10-15 10:27:56 |
【答】 |
时钟芯片的主要应用领域,Low jitter, low phase noise clock distribution 10/40/100 Gb/sec networking line cards, including SONET, Synchronous Ethernet, Clocking high speed ADCs, DACs, DDSs, DDCs, DUCs, MxFEs High performance tranceiver, ATE and instrumentation |
|