高速系统的频率合成和时钟产生
| 网友 |
问题 |
日期 |
| 【问】nls123 |
什么决定了系统的高速，是晶振还是处理数据的速度？ |
2013-10-15 10:59:02 |
| 【答】 |
您好！高速系统是指当超过某一频率时，PCB性能会显著下降。通常高频是指50MHz以上频率。 |
|
| 【问】ezcui |
欠佳时钟具体有哪些个?老师能否精辟地简捷归纳一下呢? |
2013-10-15 10:58:34 |
| 【答】 |
您好！不清楚“欠佳时钟” |
|
| 【问】ccgzkr |
比如电网频率在50+-0.5Hz范围振动的话,锁相环锁定相位需要多长时间?与PLL相比较来说DDS有何优势? |
2013-10-15 10:57:44 |
| 【答】 |
您好！如此低频率信号通常不适用锁相环实现。DDS应用于捷变频，扫频，跳频，和高变频分辨率应用中；PLL应用于产生高频率信号。具体请参考研讨会slides。 |
|
| 【问】junge20081987 |
是不是此类芯片输出的都是方波？有没有正弦波？ |
2013-10-15 10:57:18 |
| 【答】 |
您好！锁相环芯片输出通常为正弦波信号；时钟专用芯片输出为方波时钟信号。 |
|
| 【问】zxplz |
请教, 小数N分频, 实际是如何做? 有何限制? |
2013-10-15 10:56:55 |
| 【答】 |
您好！小数N分频的具体实现和工作原理，您可以到ADI官网观看锁相环基础知识的视频，其中有详细介绍。 |
|
| 【问】elight |
评估板可以申请吗? |
2013-10-15 10:56:42 |
| 【答】 |
可以与代理商联系：http://www.analog.com/zh/corporate/sales-and-distributors/content/sales-and-distributors/fca.html |
|
| 【问】junge20081987 |
有开发板吗？ |
2013-10-15 10:56:32 |
| 【答】 |
有评估板 |
|
| 【问】jslz |
ADI公司有没有助学活动啊 板子太贵 买不起啊 |
2013-10-15 10:55:48 |
| 【答】 |
ADI有大学计划活动，详情可咨询4006 100 006 |
|
| 【问】yaqiang |
分频是用到了锁相环吗 |
2013-10-15 10:54:48 |
| 【答】 |
您好！分频可用分频器和ＤＤＳ |
|
| 【问】1982liaoxj |
DDS应用中的杂散控制有什么技巧 |
2013-10-15 10:54:03 |
| 【答】 |
您好！可以参考ＡＮ－９２７，上面有详细的介绍 |
|
| 【问】junge20081987 |
混频器的本振能否用AD9517？ |
2013-10-15 10:53:42 |
| 【答】 |
也可以的，但是一般用ADF41xx系列的PLL芯片。 |
|
| 【问】buaazyj |
锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值,是吗? |
2013-10-15 10:53:37 |
| 【答】 |
您好！主要是经过分频器后，进入鉴相器的鉴相频率信号频率和相位锁定。 |
|
| 【问】jiang8121 |
你好，可以用DSP实现DDS技术，并且和PLL芯片相结合吗？ |
2013-10-15 10:53:32 |
| 【答】 |
可以的，但是这样使用较复杂。直接使用DDS芯片就可以了。 |
|
| 【问】阳光部落 |
pll除了倍频功能外还可以分频吗? |
2013-10-15 10:53:23 |
| 【答】 |
您好！可以的。如ADF4007. |
|
| 【问】deepblue123 |
AD7765需要40M的时钟，用LPC4350ARM分频产生时钟是否可以？ |
2013-10-15 10:52:41 |
| 【答】 |
您好！这个会恶化ＳＮＲ |
|
